【獎勵補助】經濟部產業技術司IC設計攻頂補助計畫
經濟部 (2024/04/02) 《經濟部》
一、計畫背景：
(一) 112年3月28日臺灣半導體產業協會(TSIA)發布「臺灣IC設計產業政策白皮書」，指出IC設計產業面臨中國快速崛起、國內人才短缺問題嚴重及投入先進技術/產品的業者屈指可數等隱憂，亟待採取積極作為以鞏固當前的競爭優勢與市場地位。
(二) 國科會宣布將攜手各部會，於113年啟動「晶片驅動臺灣產業創新方案」，以晶片結合生成式AI等關鍵技術，驅動食、醫、衣、住、行、育、樂等各行各業全產業發展，目標10年後臺灣IC設計全球市占率從目前約2成提升至40%、先進製程全球市占率成長到80%。
(三) 經濟部產業技術司針對「國際領先突破」重點補助我國IC設計廠商投入具國際領先地位之晶片及系統研發，以推動臺灣成為IC設計領導國家。
二、推動領域及補助範疇：
驅動我國IC設計相關業者投入先進技術應用晶片開發，促進各行各業突破性創新，申請案件之技術標的規格至2026年須達到等同或超越國際標竿大廠之技術指標晶片設計開發與試產。鼓勵我國企業規劃與開發符合下面規定之先進晶片及系統，進而完成關鍵客戶之應用驗證：
(一) 創新技術之先進晶片開發：因應未來人工智慧高速與大量運算需求，晶片需採用7nm(含)以下製程，加速研發更高算力的相關技術。
(二) 先進異質整合封裝技術之創新晶片：因應未來處理大數據需求，除了提高單獨晶片的算力外，還需要提升晶片與晶片、晶片與系統之間的傳輸速度、藉以實現多個伺服器或晶片聯合運算的技術，建議優先發展技術如小晶片整合封裝模組、矽光子等其他新興應用晶片開發。
(三) 異質整合微機電感測技術之創新晶片開發：建立透過異質封裝技術整合多種感測器融合，以佈局智慧物聯網等新興應用所需，實現晶片多工的機能，建議優先發展技術為整合微機電感測技術，採用0.35μm(含)以下之晶圓級製程。
(四) 針對人工智慧/高效能運算、下世代通訊、車用電子等四個領域，可達到國際標竿規格：
人工智慧：
(2) 有線傳輸 >800 Gbps以上
(1) 無線傳輸：B5G/6G >15 Gbps以上 ; Wifi >20 Gbps以上
下世代通訊：
(2) 智慧座艙：算力 > 40 TOPS
(1) 輔助駕駛：算力 > 80 TOPS(L2+)
車用電子：
高效能運算：算力 > 500 TOPS
(2) 裝置端：算力 > 80 TOPS
(1) 伺服器(推論)：算力 > 500 TOPS
三、申請單位及申請資格：
本計畫以補助我國IC設計相關業者為主，可由單一企業或多家企業(結合上下游合作廠商，但須由IC設計業者主導)聯合申請。申請廠商應同時符合下列事項：
(一) 國內依法登記成立之本國公司，含獨資、合夥、有限合夥事業或公司，本國公司之認定：
若本國公司為外國公司依中華民國公司法在臺登記之分公司、或本國公司為外國公司之從屬公司，非屬本計畫認定之本國公司。
若原依中華民國公司法在臺設立登記之本國公司，後因公司營運發展將部份業務轉移至國外或更改股權結構成為外國公司之從屬公司，但仍於中華民國境內進行主要營運與研發者，視為本計畫認定之本國公司。
(二) 非屬銀行拒絕往來戶，且公司淨值(股東權益)為正值。
(三) 不得為陸資來臺投資事業；其依本部投資審議委員會之陸資來臺投資事業名錄認定之。
(四) IC設計相關業者包括：從事IC設計、IC設計服務、矽智財、EDA、提供異質封裝設計與服務相關業者，且須提供服務實績進行佐證。
四、補助科目及比例：
(一) 補助計畫期程：以不超過5年為原則。由本部籌組審查小組進行審查，核定通過後簽約執行，計畫執行期程可回溯至113年4月1日。
(二) 補助比例以計畫全程總經費50%為上限，其餘部分由申請單位自籌。
(三) 補助科目包含計畫相關研究人員之人事費、消耗性器材及原材料費、計畫研究所需之設備使用費及維護費、無形資產之引進、委託研究費、驗證費、研究人員國內差旅費、專利申請費等。授權與委託比例超過總經費40%以上(含)，須敘明理由。
(四) 無形資產/技術引進應註明是否為政府計畫成果，若是，則該無形資產引進應編列於自籌款；委託研究亦應標註是否為政府計畫成果，若是，須註明該政府計畫名稱並說明本申請計畫委託之技術項目與該政府計畫技術之區別。
(五) 本計畫優先支持採用國內IP，且研發試產投片(shuttle)對象須為國內晶圓廠，如有特殊需求者，請敘明理由。
五、審查注意事項：
(一) 本計畫採批次收件、批次審查，依最終評核結果及推薦順序，擇優對象予以補助。
(二) 本計畫申請主導廠商以一案為限，且僅能擇一申請產業技術司與產業發展署計畫。產業技術司主要補助大廠攻頂，包括先進製程、新興技術等的國際領先；產業發展署則主要補助中小型業者邁入先進晶片、創新應用產品化與落地。
(三) 審查分財務審查和技術審查兩部分：
財務審查部分：查詢申請單位及負責人等往金融機構債信票信資料。
技術審查部分：本案採批次審查，收案截止後依公告領域分別或整併辦理構想溝通、計畫審查、計畫決審。構想溝通後，申請廠商得自行評估是否調整計畫書，如有調整者，須在規定時間內提供更新版提案計畫書；通過計畫審查之計畫方能進入計畫決審階段。
(四) 核定方式：由本部召開決審會議核定，並由經濟部、國科會雙首長會議確認後定案。
六、應備申請資料：
(一) 計畫申請表及申請公司基本資料表。(1式2份)
(二) 主導公司最近3年會計師簽證查核報告書、聯盟公司近1年會計師簽證查核報告書。(各1份)
(三) 計畫簡報及計畫書。(各1式10份)
七、計畫申請時程：
申請計畫者，應於公告受理期間提送計畫書，受理日期自公告日起算7日後開始受理至113年3月29日下午5點止；掛號郵寄者以交郵當日郵戳為憑，親送或其他方式遞送者，須於公告截止日17:00前送達為限。
八、其他申請應備資料：
除前列各項公告事項外，其他申請應備資料格式，及權利義務與注意事項等，詳見「IC設計攻頂補助計畫」申請須知。申請須知資料可由A+企業創新研發淬鍊計畫網頁(https://aiip.tdp.org.tw/)下載取得，或逕洽受理單位索取。
九、送件地點與諮詢服務：
(一) 送件地點：「經濟部產業技術司A+企業創新專案辦公室」(臺北市中正區10075重慶南路2段51號永豐餘大樓7樓)。
(二) 計畫申請專線：(02)2341-2314分機2216、2209 傳真：(02)2341-2094、(02)2392-9477。
相關訊息請以經濟部公告為準！
參考來源：經濟部產業技術司
獎勵補助、半導體產業、IC設計、晶片設計、晶片研發、系統研發、創新技術、先進異質整合封裝技術、人工智慧、高效運算、車用電子
分享：
